fpga工程師工作經(jīng)歷簡(jiǎn)歷范文
工作簡(jiǎn)歷范文一:
任職時(shí)間:2014.04 . 2016.06
公司單位:錘子簡(jiǎn)歷人才咨詢有限公司 | 任職崗位:fpga工程師
工作職責(zé):在深圳市鐳神智能系統(tǒng)有限公司做激光雷達(dá)、激光位移傳感器開(kāi)發(fā)工作至今? 利用ARM控制器設(shè)計(jì)硬件電路并編寫控制程序調(diào)試完成了激光雷達(dá)標(biāo)定校準(zhǔn)控制系統(tǒng);? 使用lattice的FPGA完成了激光位移傳感器系統(tǒng)設(shè)計(jì)、編程調(diào)試、樣機(jī)制作以及相關(guān)文檔輸出;? 使用Xilinx的FPGA完成TOF原理的激光雷達(dá)信號(hào)解析計(jì)算、角度計(jì)算、整機(jī)穩(wěn)定控制和標(biāo)準(zhǔn)數(shù)據(jù)輸出//****************************************************************************************//? 2017.04至今AGV激光雷達(dá)項(xiàng)目、TOF激光雷達(dá)項(xiàng)目核心算法控制電路板FPGA負(fù)責(zé)人 主要實(shí)現(xiàn)對(duì)電機(jī)轉(zhuǎn)速穩(wěn)定控制、對(duì)接收信號(hào)解析計(jì)算、雷達(dá)角度精確計(jì)算、電源控制、整機(jī)工作模式控制、雷達(dá)標(biāo)準(zhǔn)數(shù)據(jù)輸出及整板外圍器件驅(qū)動(dòng)。? 2016.10至 2017.4(激光位移傳感器項(xiàng)目負(fù)責(zé)人(項(xiàng)目經(jīng)理)兼FPGA工程師)開(kāi)發(fā)過(guò)程中負(fù)責(zé)產(chǎn)品需求收集,總體方案確定,開(kāi)發(fā)計(jì)劃進(jìn)度安排,系統(tǒng)方案設(shè)計(jì)、算法驗(yàn)證、校準(zhǔn)標(biāo)定系統(tǒng)設(shè)計(jì)開(kāi)發(fā)、FPGA核心電路驅(qū)動(dòng)和算法編程實(shí)現(xiàn)開(kāi)發(fā)工作;作為項(xiàng)目負(fù)責(zé)人:輸出開(kāi)發(fā)進(jìn)度計(jì)劃、產(chǎn)品需求說(shuō)明及總體方案設(shè)計(jì);作為FPGA工程師:負(fù)責(zé)系統(tǒng)整體方案確定、部分器件選型(CMOS、FPGA、AD等)、算法與性能驗(yàn)證、光柵尺標(biāo)定系統(tǒng)設(shè)計(jì),硬件電路各器件的FPGA驅(qū)動(dòng)程序和整機(jī)程序?qū)崿F(xiàn),同時(shí)輸出設(shè)計(jì)說(shuō)明、測(cè)試說(shuō)明及樣機(jī)測(cè)試性能報(bào)告。? 2016.04至2016.10 三角測(cè)距激光雷達(dá)標(biāo)定系統(tǒng)設(shè)計(jì)、雷達(dá)數(shù)據(jù)協(xié)議文檔輸出、電路中部分器件的FPGA驅(qū)動(dòng)代碼編寫及調(diào)試負(fù)責(zé)三角測(cè)距激光雷達(dá)標(biāo)定校準(zhǔn)系統(tǒng)設(shè)計(jì)工作,調(diào)試并完成投產(chǎn)交付生產(chǎn)使用;編寫三角測(cè)距相關(guān)文檔并配合測(cè)試;編寫FPGA外圍部分器件的驅(qū)動(dòng)和雷達(dá)整機(jī)調(diào)試工作。
工作簡(jiǎn)歷范文二:
任職時(shí)間:2017.03 . 2017.09
公司單位:錘子簡(jiǎn)歷網(wǎng)絡(luò)科技有限公司 | 任職崗位:FPGA數(shù)字信號(hào)處理工程師
工作職責(zé):1、基于Matlab的窄帶抗干擾算法仿真以及Verilog實(shí)現(xiàn);2、基于Matlab的GPS/BDS捕獲算法仿真以及Verilog實(shí)現(xiàn);3、基于碼多普勒補(bǔ)償?shù)腇FT長(zhǎng)積分捕獲算法Matlab仿真;4、B3/L1/Glonass位同步和幀同步的Verilog實(shí)現(xiàn);5、針對(duì)不同的項(xiàng)目及技術(shù)指標(biāo),編寫接口配置程序,維護(hù)接收機(jī)基帶程序以及版本控制;6、配合航天三院304所、航天二院706所等軟件測(cè)評(píng)單位圓滿完成基帶程序的軟件測(cè)評(píng)工作;7、參與某型號(hào)彈載接收機(jī)以及窄帶抗干擾功能接收機(jī)的研制,填補(bǔ)了公司在相應(yīng)產(chǎn)品領(lǐng)域的空白;8、三系統(tǒng)接收機(jī)整體方案設(shè)計(jì),詳細(xì)設(shè)計(jì)報(bào)告相關(guān)文檔編寫;
工作簡(jiǎn)歷范文三:
任職時(shí)間:2016.06 . 至今
公司單位:錘子簡(jiǎn)歷信息科技有限公司 | 任職崗位:邏輯工程師
工作職責(zé):飛控計(jì)算機(jī)軟件環(huán)境:vivado 15.4 / Modelsim SE-64 10.2 硬件環(huán)境:硬件工程師設(shè)計(jì) 芯片類型:FPGA芯片: Xilinx Kintex-7 XC7K325TCPU芯片: Freescale P1010 項(xiàng)目描述:1、RS422、RS232、LVTTL電平串口,接收MEMS捷聯(lián)慣導(dǎo)、ECU發(fā)動(dòng)機(jī)、大氣數(shù)據(jù)、機(jī)載鏈路終端、DIF、航姿模塊及GPS等數(shù)據(jù),接收串口數(shù)據(jù)時(shí),根據(jù)波特率、起始位、校驗(yàn)位、停止位等信息將串行數(shù)據(jù)接收,然后按照幀協(xié)議接收包數(shù)據(jù),每一路串口幀頭以及校驗(yàn)方式不同,其中一路RS422、RS232、LVTTL需要分為8、8、6路按照幀頭中包含的通道信息以及字節(jié)長(zhǎng)度進(jìn)行解幀,寫入8個(gè)不同的fifo作為一級(jí)緩存,然后字節(jié)大小端轉(zhuǎn)換將小端數(shù)據(jù)轉(zhuǎn)換為大端數(shù)據(jù),再將轉(zhuǎn)換的數(shù)據(jù)存入二級(jí)fifo經(jīng)過(guò)CRC、Checksum、校驗(yàn)和等方式比對(duì)此幀數(shù)據(jù)是否完整,若校驗(yàn)錯(cuò)誤則丟棄當(dāng)前包數(shù)據(jù),并將CRC比對(duì)結(jié)果、此幀數(shù)據(jù)長(zhǎng)度、fifo空滿標(biāo)志以及CPU讀取狀態(tài)存入buff刷新寄存器供CPU查詢。當(dāng)查詢到buff刷新?tīng)顟B(tài)寄存器存滿一幀數(shù)據(jù)表示CRC校驗(yàn)無(wú)錯(cuò)誤,再將字節(jié)大小端轉(zhuǎn)換后的數(shù)據(jù)存入三級(jí)fifo供CPU讀取。發(fā)送時(shí)按照UART協(xié)議直接根據(jù)波特率等信息轉(zhuǎn)換為串行數(shù)據(jù)發(fā)送。2、1553b曼徹斯特編碼,數(shù)據(jù)傳輸速率為2Mbps,每次通信以字塊為單位進(jìn)行傳送,每個(gè)字塊由同步字和數(shù)據(jù)字組成,數(shù)據(jù)字長(zhǎng)度為255個(gè)1553B 字,1553b字按照曼徹斯特編碼方式串行輸出作為虛擬視景數(shù)據(jù)。3、中斷信號(hào)通過(guò)CPU配置localbus總線控制總中斷、局部中斷、各中斷分量使能通過(guò)寄存器和外部引腳輸出給CPU以電平中斷方式查詢,其中看門狗溢出及掉電重?cái)嗤ㄟ^(guò)專用GPIO引腳輸出給MCP作異常處理。4、按照P1010 localbus總線協(xié)議配置CPU讀寫FPGA寄存器。5、由AD7607采集板間電壓,按照SPI協(xié)議采集電壓數(shù)據(jù)后有CPU通過(guò)Localbus總線讀取寄存器。6、外圍芯片檢測(cè)當(dāng)當(dāng)電壓小于10.5v并持續(xù)規(guī)定時(shí)間時(shí)產(chǎn)生掉電,此時(shí)發(fā)出掉電信號(hào)作MCP異常處理;7、一路RS422串口作為DIF調(diào)試串口打印CPU讀取寄存器信息。8、當(dāng)看門狗溢出、掉電或者CPU通過(guò)寄存器寫入復(fù)位指令時(shí),處理為復(fù)位CPU或者FPGA。9、看門狗定時(shí)器
工作簡(jiǎn)歷范文四:
任職時(shí)間:2014.03 . 2015.12
公司單位:錘子簡(jiǎn)歷網(wǎng)絡(luò)技術(shù)有限公司 | 任職崗位:高級(jí)FPGA工程師,產(chǎn)品經(jīng)理
工作職責(zé):1、TC接收終端整體架構(gòu)設(shè)計(jì);2、基于matlab的TC室內(nèi)導(dǎo)航信號(hào)捕獲算法仿真以及Verilog實(shí)現(xiàn);3、負(fù)責(zé)設(shè)計(jì)過(guò)程中相關(guān)文檔的編寫;4、規(guī)劃項(xiàng)目進(jìn)度,根據(jù)項(xiàng)目要求,組織、協(xié)調(diào)軟硬件人員有計(jì)劃的協(xié)同完成相關(guān)工作任務(wù);5、完成產(chǎn)品原型樣機(jī)的研制工作;
內(nèi)容來(lái)源說(shuō)明:本文章來(lái)自網(wǎng)絡(luò)收集,如侵犯了你的權(quán)益,請(qǐng)聯(lián)系QQ:2772182309進(jìn)行刪除。
http://www.90xin.cn/article/25648.html