分享
定制
基本信息
姓名:錘子簡(jiǎn)歷
年齡:29歲
電話:151****7851
郵箱:508587****@qq.com
經(jīng)驗(yàn):7年
意向:fpga工程師
教育背景
時(shí)間:2003-09 - 2007-07
學(xué)校:錘子簡(jiǎn)歷科技大學(xué) | 專業(yè):通信工程 | 學(xué)歷:本科
工作經(jīng)歷
工作時(shí)間:2011-07 - 2014-04
公司名稱:錘子簡(jiǎn)歷信息技術(shù)有限公司 | 所在部門: | 所在崗位:FPGA數(shù)字信號(hào)處理工程師
工作描述:
1、項(xiàng)目中所需芯片基于FPGA驅(qū)動(dòng)程序的編寫及調(diào)試;
2、基于matlab的空域?qū)拵Э垢蓴_算法仿真;
3、衛(wèi)星導(dǎo)航窄帶抗干擾的算法仿真以及基于FPGA的工程實(shí)現(xiàn);
4、設(shè)計(jì)并完成衛(wèi)星導(dǎo)航接收機(jī)自動(dòng)化測(cè)試設(shè)備的FPGA相關(guān)工程;
5、設(shè)計(jì)完成基于FPGA的北斗導(dǎo)航信號(hào)干擾源,取代RS信號(hào)源作為抗干擾研發(fā)的輔助測(cè)試設(shè)備,為公司節(jié)約百萬(wàn)元研發(fā)成本;
6、高速串行LVDS AD芯片基于FPGA的技術(shù)實(shí)現(xiàn);
7、多項(xiàng)衛(wèi)星導(dǎo)航接收機(jī)FPGA程序的調(diào)試與維護(hù),包括代碼實(shí)現(xiàn)、功能驗(yàn)證、與DSP聯(lián)調(diào)、整機(jī)測(cè)試、故障歸零等;
8、各類接口,spi、iic、lvds、uart、emif并行總線等的實(shí)現(xiàn)、調(diào)試以及維護(hù)工作;
工作時(shí)間:2012-03 - 至今
公司名稱:錘子簡(jiǎn)歷管理咨詢有限公司 | 所在部門: | 所在崗位:fpga工程師
工作描述:
使用altera fpga參與多個(gè)公司常規(guī)類視頻處理板卡中fpga設(shè)計(jì)調(diào)試,完成多路視頻輸入縮放剪切旋轉(zhuǎn)疊加等處理;參與多個(gè)接口類處理板卡中fpga設(shè)計(jì)調(diào)試工作,熟悉各類接口uart.spi.i2c.ps2.onewire.arinc429.1553b等;參與芯片項(xiàng)目中部分功能模塊設(shè)計(jì)驗(yàn)證,如flash控制器,并在流片回后成功。
在公司中最先使用xilinx z7 es級(jí)芯片完成z7預(yù)研項(xiàng)目,并最先用于型號(hào)項(xiàng)目中,在項(xiàng)目中實(shí)現(xiàn)pci host、pcie root、dma等功能,編寫axi與其它接口相關(guān)轉(zhuǎn)化并形成相關(guān)ip在其它項(xiàng)目中沿用。
在公司中最先使用當(dāng)時(shí)業(yè)界最大fpga vu440用于芯片驗(yàn)證項(xiàng)目,涉及到垮die出理,時(shí)鐘處理,手動(dòng)布局,時(shí)序分析及優(yōu)化
項(xiàng)目經(jīng)歷
項(xiàng)目時(shí)間:2015-01 - 至今
項(xiàng)目名稱:某航空型號(hào)項(xiàng)目RTL代碼審查
項(xiàng)目描述:
項(xiàng)目介紹
某航天三院總體單位對(duì)整套系統(tǒng)的代碼審查工作。
我的職責(zé)
1、對(duì)接收機(jī)RTL代碼進(jìn)行規(guī)范化修改并配合航空總體單位進(jìn)行代碼審查;
2、參與總體單位組織的審查會(huì)議,對(duì)各項(xiàng)任務(wù)指標(biāo)以及疑問(wèn)進(jìn)行現(xiàn)場(chǎng)答疑;
項(xiàng)目時(shí)間:2011-07 - 至今
項(xiàng)目名稱:某型號(hào)航空衛(wèi)導(dǎo)抗干擾項(xiàng)目
項(xiàng)目描述:
項(xiàng)目介紹
某航空衛(wèi)星導(dǎo)航抗干擾接收機(jī)重點(diǎn)型號(hào)項(xiàng)目,基于多陣列的抗干擾天線,在基帶端的空域抗干擾濾波算法,實(shí)現(xiàn)對(duì)衛(wèi)星導(dǎo)航信號(hào)壓制性干擾的抑制,使衛(wèi)星導(dǎo)航接收機(jī)能夠正常定位解算,并各項(xiàng)指標(biāo)符合預(yù)期。
我的職責(zé)
1、NCO、DDC、FIR等數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)以及功能時(shí)序仿真;
2、抗干擾空域?yàn)V波算法的RTL代碼維護(hù);
3、保障產(chǎn)品出廠驗(yàn)收,以及軍方驗(yàn)收工作;
4、輔助外場(chǎng)單位進(jìn)行設(shè)備聯(lián)調(diào);
個(gè)人評(píng)價(jià)
熟練掌握Word、Excel、PowerPoint、Visio等辦公軟件
熟練使用QuartusII、ISE、Libero等FPGA開(kāi)發(fā)軟件
熟練使用Matlab、Modelsim仿真軟件
熟練使用Eclipse、Keil編程軟件
熟練使用VHDL和Verilog兩種硬件描述語(yǔ)言
熟練使用C/C++/C#軟件編程語(yǔ)言
個(gè)人技能
Verilog、VHDL
C語(yǔ)言
【使用錘子簡(jiǎn)歷小程序制作簡(jiǎn)歷】
零經(jīng)驗(yàn)實(shí)習(xí)簡(jiǎn)歷模板
21254人用過(guò)
學(xué)生求職簡(jiǎn)歷模板
52754人用過(guò)
申請(qǐng)研究生簡(jiǎn)歷模板
2324人用過(guò)
經(jīng)典工作簡(jiǎn)歷模板
6254人用過(guò)
投行咨詢簡(jiǎn)歷模板
12465人用過(guò)
產(chǎn)品經(jīng)理簡(jiǎn)歷模板
7532人用過(guò)
程序員簡(jiǎn)歷模板
7457人用過(guò)
留學(xué)英文簡(jiǎn)歷模板
4554人用過(guò)